【verilog】b站-小明教IC-1天学会verilog 笔记 _描述

〇、前情提要
有个学妹问了我数电题，但三年前学的已经没有印象了…故迅速复习过一下
参考：
b站视频-小明教IC-1天学会
【P1-2 PPt】
硬件描述语言基础
【P3-7 PPt】
HDL基础知识
评论区看到的一个刷题网站
中wire与reg类型的区别【P8 PPt】
高级语法
P1、小明教IC-1天学会(0)
ppt：
硬件描述语言基础
与c语言区别

文章插图
c设计软件，需要编译链接，顺序执行
硬件设计，综合类似编译，并行执行，有机器实现
硬件描述语言HDL
硬件描述语言HDL()是硬件设计人员和电子设计自动化(EDA)工具之间的接口，其主要目的是用来编写设计文件，建立电子系统行为级的仿真模型。
硬件描述语言利用计算机的巨大能力对用HDL建模的复杂数字逻辑进行仿真，然后再自动综合以生成符合要求且在电路结构上可以实现的数字逻辑网表( ），根据网表和某种工艺的器件自动生成具体电路然后生成该工艺条件下这种具体电路的延时模型。仿真验证无误后用于制造ASIC芯片或写入CPLD和FPGA器件中
为什么要使用硬件描述语言二、P2、小明教IC-1天学会(1) MUX多路选择器
系统级，主要用逻辑
门级，带延时延时，低端，不写
三位加法器全加器
位宽3位的ab
{count,sum}作为信号量输出，通过寄存器拼接数据位实现。

文章插图
ex:
{cout,SUM}=A+B+cin
a=3’b101, b=3’b100, cin=1’b1
cout=1，SUM=3’b010
比较器
调用原语库中的三态驱动器原件
P3、小明教IC-1天学会(2)
换了一个ppt：
HDL基础知识
数据选择器MUX
四位二进制加法器（同步清0）
【【verilog】b站-小明教IC-1天学会verilog 笔记】q应为4，并非图上的