1.8 晶振 CRY Crystal( 五 ) _有源晶振

5、屏蔽晶振，金属外壳检查接地。
6、请勿使用晶体输出驱动任何其他设备。晶体振荡器被设计为在直接反馈回路中驱动晶体。任何额外的分支或负载都可能影响振荡器的正常工作。
关于长度是否需要相等：
首先需要指出的是，只有无源晶振除了频率输出脚，还有另外一个频率输入脚。有源晶振没有频率输入脚，它的主要脚位包括电压输入脚与频率输出脚，因此这里所指的“晶振两端布线长度”为无源晶振，即石英晶体谐振器()，而非有源晶振（OSC）。
无源晶振两端（即频率输出脚与输入脚）布线长度尽量等同，并且尽量靠近IC管脚，特别是晶振频率越高时越要注意。同时建议，晶振本身也是噪声源，因此要求晶振PCB布线设计走线越短越好。
无源晶振频率信号输入端与其频率信号输出端布线长度等同的目的是保持晶振输出频率的稳定性，该原理等同于给晶振这两个管脚分别串联两颗同值电容的原因。比如，在晶振PCB布线设计时，基于晶振本身的负载电容值及PCB杂散电容对晶振的影响，一般情况下会给无源晶振32.的两个管脚分别串联一颗同值的15~18PF电容。换句话说，我们建议若晶振的频率输入脚串联的为15PF的电容，那么，该颗晶振的频率信号输出脚位串联的电容值也应该为15PF,而非18PF 。
在晶振PCB布线设计时，不管是要求外接电容要与晶振进行最佳匹配，电容等值，还是布线尽量短且长度一样等，终极目的只有一个，那就是尽量减少外界对晶振输出频率精度及稳定性的各种可能性干扰。
pcb布线注意点：晶振
7 相关测试
无源晶振怎么测试？用X10档跟交流耦合进行测试。
无源晶振怎么测试？
?晶体频率不能直接用示波器测量，因为测量分辨率通常不足以将频率偏差计算到几个ppm以内。必须使用频谱分析仪或频率计数器（使用稳定的10MHz参考）来测量频率。
?晶体频率不得通过直接探测XI或XO引脚进行测量。以任何方式加载这些引脚不仅可以改变频率，还可以停止振荡晶体。频率必须始终通过查看诸如引脚之类的导出时钟信号来测量。例如，在-Q1上，这是引脚16 。还可以通过使用IEEE测试模式2来测量频率漂移，这是本地时钟的良好表示。
?匹配电容器微调
离散负载电容器CL1和CL2必须针对每个新的板设计进行优化，因为晶体电路的布局因板而异，这将主要影响值。上述描述的过程可用于选择离散负载电容器的初始值。一旦电路组装在电路板上，就必须测量实际的晶体频率。如果测得的频率高于预期或要求，则增加离散负载电容的值。同样，如果频率低于要求，则减小离散负载电容。
晶振供应商测试案例1
项目DSP上的25MHz晶振，其负载电容9pF，最高温度才85 。
供应商给的报告有频率偏差为-27.93ppm(这个值由上面公式可知要先测得谐振频率，然后跟标称频率25M一起才能计算出来，不过供应商通常都只给计算结果，没给测得的谐振频率，但从负值可以看出来谐振频率是偏低了，因为实际负载电容偏高了)
另外也给出了单体自身频率偏差FL，则得到频率相对偏差为-27.93-0.84=-28.78，没超规格书要求
同时还要注意消耗功率，规格书给出最大值一般为100uW 。
最后一点串联谐振电阻Rr，一般要求|-R | /Rr >10，以下其实都是符合的。
根据结论更换为，负载电容为12pF，最高温度为105
测试案例2
MCU上使用的40MHz晶振，正常来说，芯片的规格书对晶振两端的匹配电容应该不会有什么要求才对，如下是nxp的S32R规格书，仅仅推荐使用负载电容8pF的晶振。