2、晶体电路串电阻
3、BUCK电路EMC设计考虑
4、磁珠
5、高速信号线增加RC
6、接口电路
四、EMC-PCB设计考虑
1、高频滤波电容紧靠IC,环路最小
环路最小,要像S2环路
2、BUCK拓扑,环路最小设计
3、晶体电路,走线短,背面覆铜
4、高速信号RC电路靠近源端
五、EMC-优化措施
如果产品做好了,经过测试超标,测试需要进行优化,从3个方向考虑
1、干扰源
对于BUCK、BOOST等功率环路引起的干扰,PCB设计时尽量减小环路,另外,可以选择开关频率较低的IC,比如的开关频率2M,而可以设置为100k,频率低,EMC会好些 。
满足要求的情况下,尽量降低系统时钟频率,也可以充分利用时钟电路的倍频器 。比如系统时钟72M,采用8M*9倍频或4M*18倍频;
2、耦合路径
a、对于高速电路,可以使用屏蔽罩,阻断路径
b、对于导线,可以使用磁环
3、设备
尽量远离干扰源
六、ESD
1、技术理论
2、静电测试
3、静电危害
4、ESD设计
专用ESD TVS管
- AndroidAndroid应用资源 | 学习笔记
- 图论专题总结
- UART两个例程分析
- 来向古人学习吧!古代女人防性骚扰有妙招
- 生活节奏和工作节奏
- web前端技术:学习HTML、CSS、JavaScript
- 他想学习朱棣造反:却被侄子放在缸中活活烤死了!
- 学习笔记 | 了解B端产品与B端产品经理
- 上 html5+css3学习
- 非洲奇葩风俗:女孩初潮便要找专人学习交欢