基于以上原因，一些做数通设备的厂家，常常会把自己的PHY本地参考时钟用正偏时钟，这样在用打流仪（打流仪一般是精准时钟）进行测试时，设备的接收端不会因为时钟偏慢而导致打流时间长了以后物理层有丢包 。
【【PCIE体系结构十】链路两端的参考时钟有频偏怎么办？】最后这里还有个问题，为什么接收端PHY的子模块不都使用CDR的恢复时钟作为参考时钟，非要搞一个跨时钟域出来？这个问题我也不是很清楚，大家有兴趣可以继续深入研究 。
- ccf中文期刊目录_重磅！中国计算机学会推荐中文科技期刊目录
- 亲爱的三部曲先看哪本
- 钓鱼锚中是什么意思
- Simulink代码生成提高教程
- 【Neo4j学习】应用案例
- mysql老自动关机_win10莫名其妙自动关机
- 【航空航天】“GIS+”应用，引领白云机场迈向精细化管理新模式
- 路谱数据滤波工具
- 【深度学习】深度学习模型训练的tricks总结
- 回家的诱惑电影是什么电视