TSMC 90nm 标准单元工艺库文件详解( 四 ) _电平信号

2.3.3 寄存器单元的综合模型：
寄存单元综合库模型主要包括以下内容：
其综合库内容如下所示：
上面综合库的具体内容下面进行具体叙述：
D端口（引脚）：
输入端口，主要包含输入的等效负载、短路功耗、时序信息。
D端消耗的短路功耗（）：
给出D端由低电平变到高电平时的短路功耗，跟输入转换时间有关，电容为定值：
fall-power则给出D端由高电平变到低电平时的短路功耗，跟输入转换时间有关，电容为定值。
时序信息（）：
D的时序信息与“CK”端口有关，表明是setup（建立时间）的时序信息。
rise-：给出D端由低电平变到高电平时的setup约束，跟D端输入转换时间和时钟的转换时间有关：
fall-则给出D端由高电平变到低电平时的setup约束，跟输入转换时间和时钟的转换时间有关。
前面我们看到，有两个，一个既然是建立时间了，那么另外一个就是保持时间了：
rise-：给出D端由低电平变到高电平时的hold约束，跟输入转换时间和时钟的转换时间有关。fall-：给出D端由高电平变到低电平时的hold约束，跟输入转换时间和时钟的转换时间有关。
CK端口：
这个是时钟端口，主要给出了输入的负载、最大转换时间约束、短路电流、高低电平的最小脉宽要求，如下图所示。
短路功耗（）：
也是分为CK上升时跟下降时的短路功耗，与D端有关。
、：给出了时钟高低电平的最小脉宽要求。
ff：描述寄存器的功能。
Q端口：
主要描述Q的功能，短路功耗，时序信息，输出最大的负载电容。
短路功耗（）：
给出了输出端由低电平变到高电平时的短路功耗，跟输入转换时间、Q端负载及QN端负载有关：
则输出端由高电平变到低电平时的短路功耗，跟输入转换时间、Q端负载及QN端负载有关。
时序信息（）：
说明Q端口与CK的上升沿有关。
cell-rise给出Q端由低电平变到高电平时CK到Q的延时，跟输入转换时间和输出节点电容有关：
rise-给出了Q端由低电平变到高电平时Q端转换时间，跟输入转换时间和输出节点电容有关：
cell-fall给出了Q端由高电平变到低电平时CK到Q的延时，跟输入转换时间和输出节点电容有关；
fall-给出了Q端由高电平变到低电平时Q端转换时间，跟输入转换时间和输出节点电容有关。
：是最大输出负载电容约束。
QN管脚：跟Q管脚类似，不进行陈述了。
：给出了默认单元漏电流大小。而下面的不同漏电流，则是根据端口信号处在不同状态时的漏电流大小：
【TSMC 90nm标准单元工艺库文件详解】注：对于有复位信号的寄存器，还有可能有下面的信息：