发射极耦合逻辑电路( 二 )

文章插图
上图中所示是来自摩托罗拉的1000/10 MECL装置系列，这种特殊的电路是一个4输入或/或非门。该电路标準电压为是-5.2伏（VEE）和地（VCC的）。未使用的输入连线至V EE 。在右侧偏置电路，由一个电晶体和二极体和电阻器及其相关的组成，可以处理任何一个单一的IC封装的门数。典型IC包括双4输入，三路3输入，四路2输入门。在每一种情况下，盖茨自己有多少差别只在他们输入电晶体。一个单一的偏置电路为所有大门。在操作中，一个逻辑ouput改变状态仅0.85伏特从-1.60伏特低，电压高的-0.75 。内部偏置电路提供固定的-1.175伏电压的差分放大器的偏置在电晶体。如果所有的输入电压是在-1.6（或绑至V EE），输入电晶体将全部关闭，只有内部差分电晶体将传导电流。这降低了电晶体的基极电压或输出，其输出电压降低到-1.60伏特。与此同时，没有输入电晶体输出电晶体的NOR影响的基础，所以它的输出电压上升到-0.75 。这简直是发射极基电压V是本身的电晶体。（所有电晶体都在积体电路，并设计有一个V是0.75伏特。）当任何输入电压上升到-0.75，即电晶体的发射极电流虹吸管远离内部差分电晶体，导致输出开关状态。在此类型的电路中，电压这一变化很小，并且为V取决于上的BE时，涉及他们的电晶体。更重要的电路的工作是通过各种电晶体的电流流动量的，而不是涉及的精确电压。因此，发射极耦合逻辑也被称为电流模式逻辑（CML）。这是不是唯一的技术，实现以任何方式慢性粒细胞白血病，但它确实说明，一般到秋天。在任何情况下，这导致我们对这一门式的主要缺点：它描绘了一个从电源电流很大，因此往往浪费了大量的热量。为了减少这种问题，例如频率计数器使用某些设备在十年的ECL电路输入端的柜檯，由TTL或高速CMOS计数器其次为后来的数字位置。这使得快速，昂贵的IC在那里是绝对必要的，并允许我们使用更便宜的地点积体电路其中信号不会在那幺高的频率。