相对介电常数受什么影响相对介电常数常数包括哪些数( 二 )

二维场解算器是解决这些复杂相互作用的必要工具，有助于计算走线的最终阻抗。它们也是验证现有走线几何图形的有用工具。
更宽的走线为电流流动创造了更大的横截面积，并减少了高速接口中的电阻损耗。使用空间限制允许的最宽走线。因为走线宽度公差是用绝对值表示的，所以较宽的走线也会使制造走线的百分比变化最小化，从而使沿传输线长度的阻抗控制更加严格。
有时，带状线优于微带线，因为走线两侧的基准面提供辐射屏蔽。微带线只在一侧（通过基准面）被屏蔽，因为它们运行在最顶层或最底层，而另一侧暴露在环境中。
为获得最佳结果，建议使用2D或3D场解算器进行验证。
3.2 高速收发器的走线特性阻抗设计因为收发器使用差分信号，所以最有用的走线配置是差分边缘耦合带状线和差分微带。虽然有些背板使用差分宽带耦合带线配置，但不建议将其用于10Gb/s操作，因为P和N过孔是不对称的，并引入共模非理想性。
除少数例外，50Ω特性阻抗（Z0）用于通道中的传输线。通常，当宽度/间距（W/S）比大于0.4（8 mil宽的记录道，间隔20 mil）时，P和N信号之间的耦合会影响走线阻抗。在这种情况下，差分走线必须设计为奇数模阻抗（Z0O）为50Ω，导致差分阻抗（ZDIFF）为100Ω，因为ZDIFF=2 x Z0O 。
同样的W/S比也必须小于0.8，否则，对于50Ω的Z0O，走线之间的强耦合需要更窄、更损耗的走线。为了澄清，当Z0O为50Ω时，需要60Ω或以下的偶数模阻抗（Z0E）。
图4至图7显示了差分结构的横截面示例。

文章插图
图4、差分边缘耦合中心带状线

文章插图
图5、差分边耦合偏移带状线

文章插图
图6、中心宽边耦合带状线

文章插图
图7、差分微带
一个好的印刷电路板制造商了解控制阻抗，并允许对线宽进行微调，以产生50Ω的Z0O 。PCB制造商还提供特定PCB布局所需的参数。一些参数可以根据示例中概述的准则进行计算或仿真。尽管Z0O上±10%的公差是典型的，并且可以提供足够的性能，但是更紧公差的额外成本会导致更好的信道性能。
3.3走线布线高速串行差分走线应以最高优先级布线，以确保对这些关键走线提供最佳路径。这减少了对弯曲和通孔的需要，并将阻抗转换的可能性降至最低。走线必须保持笔直、简短，并尽可能减少层叠变化。过孔的影响在后续的微分过孔中讨论。
高速走线的布线必须避免靠近其他走线或其他潜在噪声源。相邻信号平面上的走线应垂直运行，以尽量减少串扰。
尽可能使用带状线，以及最上面和最下面的带状线层，以尽量减少通孔短线。规划层叠时，这些层必须尽可能靠近顶层和底层可能。设计限制可能需要用于BGA出口路径或从通孔到连接器传输或SMT焊盘的微带线。在这种情况下，微带线必须尽可能短。
建议使用斜接45度弯头（与90度弯头相反）。在90度弯曲处，走线的有效宽度发生变化，由于附加导体区域与基准面的电容耦合，导致阻抗不连续。差分对的两条走线必须长度匹配以消除偏差。歪斜在共模中产生不匹配，并因此降低差分电压摆幅。
3.4 平面分割地平面应作为信号的参考平面，而不是噪声较大的电源平面。每个参考平面在走线长度上应该是连续的，因为在平面分割上布线会产生阻抗不连续性。在这种情况下，走线的阻抗会发生变化，因为其与基准面的耦合在平面分割处发生突变。

文章插图
图8、PCB走线跨分割平面
3.5 回流在平面分割上布线也会产生回流问题。由于介电损耗中提到的集肤效应，高速信号在走线表面附近传输。同时，回流也在紧耦合参考面的表面附近流动。
由于紧密耦合，回流有向原始信号传输走线靠近的趋势。在平面分割时，回流不能再沿着与走线平行的同一路径，而是必须找到另一条路径。
平面分割会导致次优的电流返回路径，并增加电流回路面积，从而增加平面分割出走线的电感，从而改变走线的阻抗。
3.6 有损传输线由于各种电路仿真器使用不同的建模实现（频域和时域技术），因此检查模型是否准确反映实际损耗非常重要。一种方法是将模型与已知的已发布配置进行比较。

相对介电常数受什么影响 相对介电常数 常数包括哪些数( 二 )

相对介电常数受什么影响相对介电常数常数包括哪些数( 二 )